技術支持

晶振官方博客

更多>>

康華爾電子祝賀新中國7...

原來NDK晶振代碼NX3225...

首頁技術支持京瓷告訴你如何設計可以抑制EMI的晶振電路板

京瓷告訴你如何設計可以抑制EMI的晶振電路板

來源：http://konuaer.net 作者：金洛鑫電子 2020年05月23

京瓷告訴你如何設計可以抑制EMI的晶振電路板
　　如何讓石英晶體諧振器可以降低EMI?到了今天已經不是一個難題了,但是要怎樣合理且完美設計,值得許多制造商思考,KYOCERA Corporation公司可以說是這方面的佼佼者,京瓷晶振幾乎所有型號,都可以達到低EMI的標準,而且實現了低功耗,低成本的要求.在開發和生產頻率元件方面,掌握了核心的工藝和技術,設計印刷電路板時,必須注意預防負電阻的減少,抑制EMI水平等事項.
1.關于基板的圖案長度
　　連接晶體振子和IC或電容器的基板圖案,為了防止雜散電容或配線電感引起的特性劣化,請將配線長度設計為最短.該圖形長度最長也只有2cm左右,但在可搭載貼片晶振和IC等的范圍內最短可以抑制EMI的發生.EMI主要發生在變頻器的OUT側,因此將OUT側的圖案長度縮短到最短.另外,通孔也會成為EMI的產生源,因此不優選.
2.關于振蕩電路以外的模式的影響
　　多層基板的情況下,為了預防負電阻的減少,獲得穩定的起動特性,在圖中橢圓包圍的振蕩電路的正下方的中層,不要接線面接地或其他信號圖形是很重要的.特別是使其他信號線靠近振蕩部的IN側時,由于該信號會受到調制,因此在振蕩波形中會出現噪聲,在OUT側會被放大出現,成為EMI的原因.振蕩啟動時,如果受到其他信號的影響,使IN側和OUT側直流變為相同電壓,則會成為非常難以啟動振蕩的電路,因此是絕對不能進行的接線.
　　如果在最接近振蕩電路搭載面的層上設定面接地,則負電阻會極度減少,因此也必須避免這種情況.
3.關于面接地屏蔽
　　設置基于面接地的屏蔽時,如下圖左圖所示,在離元件搭載面最遠的面上設定接地圖案.另外,振蕩部的中層為了避免負電阻的減少,不得設置GND模式等,為了避免京瓷晶振振蕩波形因其他信號而受到調制,EMI增加的同時負電阻減少,不得設置其他信號線.

　　如上圖右側所示,元件搭載面的振蕩電路周邊的接地圖案若接近信號線,則EMI電平會減少,但若接近極端,則振蕩電路的負電阻會減少,因此為了防止負電阻降低,請設定在距振蕩電路的信號線0.5mm以上的位置.特別是從IN側產生的EMI的量本來就很少,因此不需要使GND圖案極端接近,而且通過使GND圖案極端接近,負電阻會大幅減少,因此不理想.
京瓷告訴你如何設計可以抑制EMI的晶振電路板

正在載入評論數據...

上一篇：揭開Vectron低噪聲,抖動混合烘箱SAW振蕩器生產技術

下一篇：HCMOS晶體振蕩器的倍頻器與乘法器

此文關鍵字：京瓷石英晶體低EMI晶振設計京瓷振蕩器

技術支持

晶振官方博客

京瓷告訴你如何設計可以抑制EMI的晶振電路板

相關資訊

在線客服

康華爾服務熱線

姓名：
郵箱：
正文：